IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP レネサス・エレクトロニクス・アメリカ・インク

記述

IDT70T651/9は高速な256/128K x 36アシンクロンダブルポート静的RAMである.IDT70T651/9は,スタンドアロングの9216/4608KビットダブルポートRAMまたは72ビット以上のワードシステムのためのMAS TER/SLAVEダブルポートRAMの組み合わせとして使用するように設計されています.IDT MASTER/SLAVE 双ポート RAM アプローチを 72 ビット以上のメモリシステムアプリケーションで使用すると,追加の離散論理の必要性なく,全速でエラーのない動作が得られます.
このデバイスは,メモリ内の任意の位置に読み込みまたは書き込みを行うための独立した非同期アクセスを可能にする,分離した制御,アドレス,I/Oピンを持つ2つの独立したポートを提供します.チップによって制御される自動オフ機能 (CE0またはCE1) は,各ポートのオンチップ回路が非常に低待電源モードに入ることを可能にします..
IDT70T651/9はRapidWriteモードを搭載しており,設計者は各サイクルでR/W入力パルスなしでバックツーバック書き込みを実行することができる.IDT70T651/9 の 8 と 10ns サイクルの時間において特に顕著です.この高性能レベルでは設計上の考慮事項を緩和します.
70T651/9は,OPTピンによって制御される1つまたは両方のポートで3.3Vまたは2.5Vの稼働電圧をサポートすることができる.デバイスのコア (VDD) の電源は2.5Vである.

特徴

◆ 同じ 記憶 場所 に 同時に アクセス できる 真 の 二 ポート 記憶 セル
◆ 高速 アクセス
商用: 8/10/12/15ns (最大)
工業用:最大10/12ns
◆ RapidWrite モード は 高速 の 連続 的 な 書き込み サイクル を 簡素 に する
◆ダブルチップは,外部論理なしで深さの拡張を可能にします
◆ IDT70T651/9 は,複数のデバイスをカスケード化する場合,マスター/スレーブ選択を使用して,データバス幅を72ビット以上に簡単に拡張します.
◆M/S = BUSY出力フラグのMaster,BUSY入力のSlaveのM/S = VIL
◆ 忙しく 旗 を 断つ
◆オンチップのポート仲裁論理
◆ ポート 間 の セマフォア 信号 通信 の 完全な チップ 上 の ハードウェア サポート
◆ 両端 から 完全 に 同期 し ない 動作
◆ バスとバスのマッチング互換性のために別々のバイト制御
◆ 両端 の 睡眠 モード 入力
◆ IEEE 1149 に準拠する JTAG 機能をサポートします.1
◆ 単一の2.5V (± 100mV) の電源
◆各ポートのI/Oと制御信号のためのLVTTL対応,選択可能な3.3V (±150mV) /2.5V (±100mV) 電源
◆ 256 ボール の ボール 格子 配列,208 ピン の プラスチック 型 四 角 型 格子 配列,および208 ボール の 細い 球 格子 配列 で 入手 でき ます.
◆ 選択 し た 速さ に は,工業用 温度 範囲 (°C 40 から +°C 85 まで) が 提供 さ れ ます