LPC1850FET256,551 IC MCU 32ビット ロムレス 256LBGA N✖P USA Inc.

一般的な説明

LPC1850/30/20/10は,組み込みアプリケーションのためのARM Cortex-M3ベースのマイクロコントローラである. ARM Cortex-M3は,低電力消費,低電力消費などのシステム強化を提供する次世代コアである.改良されたデバッグ機能サポートブロックの統合が高い.
LPC1850/30/20/10は,最大180MHzのCPU周波数で動作する.ARM Cortex-M3 CPUは,3段階パイプラインを組み込み,別々のローカルインストラクションとデータバス,および周辺機器のための第3バスを備えたハーバードアーキテクチャを使用している.ARM Cortex-M3 CPUには,投機的な分岐をサポートする内部プレフェッチユニットも含まれています.
LPC1850/30/20/10には,最大200kBのオンチップ SRAM,クアッド SPI フラッシュ インターフェイス (SPIFI),ステート 構成可能なタイマー (SCT) サブシステム,2つの高速 USB コントローラー,イーサネット,LCD,外部メモリコントローラデジタル・アナログ・ペリファーリー

特徴と利点

■ プロセッサコア
◆ ARM Cortex-M3 プロセッサ,最大 180 MHz の周波数で動作する.
◆ ARM Cortex-M3 内蔵メモリ 保護 ユニット (MPU) で 8 つの領域に対応します.
◆ ARM Cortex-M3 内蔵 ネスティッド ベクトル 断断制御器 (NVIC)
◆ マスクできない中断 (NMI) 入力
◆ JTAG と シリアル ワイヤー デバッグ,シリアル 追跡,8 つの 断断点,および 4 つの 監視 ポイント.
◆ 強化された追跡モジュール (ETM) と強化された追跡バッファ (ETB) のサポート.
◆ システム ティック タイマー
■ チップ内メモリ
◆ 200kB の SRAM を コード と データ の 使用 に 用いる.
◆ バス アクセス を 切り離す 複数の SRAM ブロック.
◆ 64kB の ROM に 起動 コード と チップ 上 の ソフトウェア ドライバ が 含まれ て い ます.
◆ 32 ビット の 一 回 プログラム できる (OTP) メモリ を 一般 用途 に 用い ます.
■ 時計生成装置
◆ 1 MHz から 25 MHz の 動作範囲 の 結晶 振動器.
◆ 12 MHz の内部 RC オシレータ は,温度 と 温度 に 関する 精度 が 1% に 調整 さ れ た.
電圧
◆ 超低電力のRTC結晶振動器
◆ 3つのPLLは,最大CPU速度までCPU操作を可能にする.
2番目のPLLは高速USBに専念し,
第3PLLはオーディオPLLとして使用できます.
◆ 時計 の 出力
■ 構成可能なデジタル周辺機器:
◆ AHB の状態設定可能なタイマー (SCT) サブシステム
◆グローバル・インプット・マルチプレクサー・アレイ (GIMA) は,複数のインプットと
タイム,SCT,ADC0/1などのイベント駆動周辺機器への出力
■ シリアルインターフェース:
◆ 1 ビット, 2 ビット,または 4 ビットデータで最大速度で 1 ビット, 2 ビット,または 4 ビットデータで 4 ビット,または 3 ビット,または 3 ビット,または 4 ビット,または 4 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット,または 3 ビット
52MB/秒
◆ 10/100T イーサネット MAC と RMII と MII インターフェイスと DMA サポート
低CPU負荷でのスループット. IEEE 1588 タイムスタンプ/アドバンストタイムをサポートする
スタンピング (IEEE 1588-2008 v2)
◆ DMA サポートと,USB 2.0 ホスト/デバイス/OTG インターフェイス
チップ内高速PHY (USB0)
◆ DMA の サポート を 備える 高速 USB 2.0 ホスト/デバイス インターフェース,オン チップ
フルスピード PHY と ULPI インターフェースと外部高速 PHY (USB1)
◆ USBインターフェースの電気テストソフトウェアは ROM USBスタックに含まれています.
◆ DMA サポート の 4 つの 550 UART: 1 つの UART に 完全な モデム インターフェース が 付属 し, 1 つ
3つのUSARTはUART同期モードと
ISO7816仕様に準拠するスマートカードインターフェイス
◆ C_CAN 2.0B コントローラーを最大2台,それぞれ1チャンネル.C_CAN コントローラーを使用
同じバスブリッジに接続されている他のすべての周辺機器の操作を除く.
図 1 と 参照 1
◆ FIFO と 多プロトコル サポート の 2 つの SSP コントローラー.両 SSP は DMA を備えています.
支援する
◆ モニターモードとオープンドレインI/Oの1つのFast-mode+I2Cバスインターフェース
I2C バス 仕様に完全に対応するピン
1 Mbit/s
◆ モニターモードと標準のI/OピンのI2Cバスインターフェイスが1つあります
◆ DMA対応の2つのI2Sインターフェース,それぞれ1つの入力と1つの出力 (続き...)